Dispensa del Docente
-------------------------
249FAC.
-------------------------
-------------------------
Segnala un problema
Segnala abuso
D'AMORE Antonio
RETI LOGICHE
469
D'AMORE Antonio
ELETTRONICA DEI SISTEMI DIGITALI
CAPITOLO I - SISTEMI DI NUMERAZIONE E CODICI
1.1) Sistema di numerazione decimale. 1
1.2) Sistemi di numerazione a base qualsiasi. 1
1.3) Conversione tra sistemi a base diversa. 3
1.4) Metodi di conversione da binario a decimale. 5
1.5) Aritmetica binaria. 6
1.5.1) Addizione binaria. 6
1.5.2) Sottrazione binaria. 6
1.5.3) Complemento a B e a B-1. 7
1.5.4) Moltiplicazione binaria. 10
1.5.5) Divisione binaria. 10
1.6) I codici. 10
1.7) Codici efficienti. 11
1.8) I codici ridondanti. 12
1.8.1) Probabilita' totale di errore non rivelato. 14
1.8.2) Codice a controllo di parita'. 15
1.8.3) Codici a peso costante. 15
1.8.4) Codici di Hamming. 17
1.9) Codici riflessi. 20
CAPITOLO II - ALGEBRA BOOLEANA
2.1) Introduzione. 23
2.2) Variabili e funzioni. 23
2.3) Funzioni di una variabile. 24
2.4) Funzioni di due variabili. 25
2.4.1) Funzione OR o somma logica. 25
2.4.2) Funzione OR esclusivo o somma modulo 2. 26
2.4.3) Funzione AND o prodotto logico. 27
2.4.4) Funzione NOR. 28
2.4.5) Funzione NAND. 29
2.5) Principio di dualita'. 30
2.6) Termini minimi e termini massimi. 30
II
2.7) I teoremi dell'algebra booleana. 32
2.7.1) Primo teorema dell'assorbimento. 32
2.7.2) Secondo teorema dell'assorbimento. 32
2.7.3) Terzo teorema dell'assorbimento. 32
2.7.4) Teorema di De Morgan. 33
2.8) Interpretazione circuitale dell'algebra booleana. 35
2.9) Semplificazione delle funzioni logiche. 38
2.10) Il metodo di semplificazione mediante le mappe di Karnaugh. 40
2.11) Metodo tabellare di Quine - Mc Cluskey. 45
2.12) Le condizioni non specificate e le funzioni di funzione. 49
2.13) Funzioni simmetriche. 53
2.14) Il riconoscimento delle funzioni simmetriche. 61
2.14.1) Funzioni totalmente simmetriche. 61
2.14.2) Funzioni parzialmente simmetriche. 70
CAPITOLO III - CIRCUITI COMBINATORI
3.1) Introduzione. 76
3.2) Itinerari e livelli. 77
3.3) Analisi dei circuiti AND-OR-NOT. 79
3.4) Analisi dei circuiti NAND. 80
3.5) Analisi dei circuiti NOR. 83
3.6) La sintesi dei circuiti combinatori. 84
3.7) Sintesi di circuiti AND-OR-NOT. 86
3.8) La decomposizione in sconnessione semplice. 90
3.9) Altre decomposizioni disgiuntive. 97
3.9.1) Decomposizione iterativa. 98
3.9.2) Decomposizione multipla. 100
3.10) Sintesi dei circuiti NAND 105
3.10.1) Sintesi a partire da variabili dirette e negate. 106
3.10.2) Sintesi a partire dalle sole variabili dirette. 108
3.11) La tecnica del bundling. 110
3.12) Sintesi dei circuiti NOR 111
3.13) Esempio di sintesi. 112
III
3.14) I circuiti multiterminali. 114
3.14.1) Semplificazione mediante le mappe di Karnaugh. 115
3.14.2) Semplificazione dei circuiti MT con il metodo tabellare. 116
3.15) Selettori e matrici. 121
3.15.1) Matrici multiple. 122
3.15.2) Matrici incomplete. 123
3.16) Implementazione delle funzioni simmetriche. 125
CAPITOLO IV - CENNI SULLE MACCHINE SEQUENZIALI
4.1) La macchina sequenziale. 129
4.2) Alcune definizioni relative alle macchine sequenziali. 135
4.3) Minimizzazione degli stati di una macchina sequenziale. 136
4.4) Minimizzazione degli stati con il metodo di Ginsburg. 138
CAPITOLO V - I CIRCUITI SEQUENZIALI
5.1) Introduzione ai circuiti sequenziali. 148
5.2) I flip-flop. 149
5.3) Motivi che consigliano la scelta dei circuiti sequenziali. 155
5.4) Considerazioni sul grado di serializzazione, costo e velocita'. 158
5.5) Registri a scorrimento e contatori. 161
5.6) Un modello generale per i circuiti sequenziali. 163
5.7) Funzionamento sincrono e a impulsi del modello fondamentale. 165
5.8) Problemi di temporizzazione e flip-flop master-slave. 168
5.9) Funzionamento asincrono del modello fondamentale. 173
CAPITOLO VI - CIRCUITI SEQUENZIALI ASINCRONI
6.1) Introduzione. 177
6.2) L'analisi. 177
6.3) Transizioni multiple, cicli di instabilita' e corse. 183
6.3.1) Transizioni multiple 183
6.3.2) Cicli di instabilita' 184
6.3.3) Corse 184
6.4) Sintesi dei circuiti sequenziali asincroni. 188
IV
6.4.1) Determinazione della matrice primitiva delle sequenze. 189
6.4.2) Matrice delle sequenze della macchina minima. 191
6.4.3) Codificazione dello stato. 195
6.4.4) Determinazione della tavola di flusso del modello fondamentale. 203
6.4.5) Costruzione del circuito reale. 204
6.5) Le alee nei circuiti sequenziali asincroni. 206
6.5.1) Alee statiche. 207
6.5.2) Alee dinamiche. 210
6.5.3) Alee essenziali. 213
6.5.4) Alee multiple. 215
6.6) Esempi di progetto. 216
6.7) Reti iterative. 222
CAPITOLO VII - CIRCUITI SEQUENZIALI SINCRONI
7.1) Introduzione. 230
7.2) Analisi dei circuiti sequenziali sincroni. 230
7.3) Procedura di progetto. 233
7.4) Sintesi del diagramma di stato. 234
7.5) Circuiti a memoria finita. 239
7.6) Minimizzazione degli stati. 249
7.7) Codificazione e determinazione delle equazioni di eccitazione. 251
7.8) Partizione degli stati e codificazione. 268
7.9) Conclusioni. 278
CAPITOLO VIII - CIRCUITI SEQUENZIALI AD IMPULSI
8.1) Introduzione. 280
8.2) Circuiti ad impulsi secondo Moore e secondo Mealy. 282
8.3) Procedura di progetto. 284
8.4) I contatori. 292
CAPITOLO IX - ARGOMENTI COMPLEMENTARI
9.1) Introduzione. 295
9.2) Il clock skew. 295
V
9.3) Tavola di stato di un flip-flop JK master-slave. 297
9.4) Un nuovo approccio alla realizzazione dei circuiti asincroni. 300
9.5) Realizzazione del flip-flop JK master-slave standard. 304
9.6) Analisi di corse e alee. 307
CAPITOLO X - SISTEMI DIGITALI A LARGA SCALA
10.1) Introduzione. 314
10.2) Ingresso di controllo del clock. 315
10.3) Estensione della tavola di stato. 317
10.4) Descrizione a programma. 319
10.5) La sintesi. 322
10.6) Operazioni vettoriali. 334
10.7) Funzioni logiche di vettori. 336
10.8) Applicazioni. 341
10.9) Conclusioni. 351
CAPITOLO XI - INTEGRAZIONE A MEDIA E LARGA SCALA
11.1) Introduzione. 352
11.2) Definizioni. 355
11.3) Il progetto con parti MSI standard. 357
11.4) Considerazioni economiche sui circuiti integrati. 366
11.5) La simulazione. 373
11.6) Generazione delle sequenze di test. 380
CAPITOLO XII - DISPOSITIVI DI COMMUTAZIONE
12.1) Introduzione. 385
12.2) Interruttori e rele'. 385
12.3) Caratteristiche basilari dei circuiti a rele'. 386
12.4) Realizzazione a rele' delle funzioni simmetriche. 389
VI
12.5) I rele' nei circuiti sequenziali. 390
12.6) I circuiti logici. 392
12.7) Velocita' e ritardo nei circuiti logici. 396
12.8) I circuiti logici integrati. 398
12.10) Caratteristiche dei circuiti integrati digitali. 400
12.11) Immunita' al rumore. 406
12.12) Margine di rumore dinamico. 410
12.13) Caratteristiche dei flip-flop e dei registri. 411
12.13.1) Tempo di propagazione. 412
12.13.2) Specifiche di temporizzazione degli ingressi. 412
12.13.3) Il clock skew. 414
12.14) Criteri di massima per la scelta della famiglia logica. 416
12.15) Cenni sulle tecnologie costruttive dei circuiti integrati. 417
12.15.1) Circuiti integrati bipolari. 417
12.15.1.a) I transistori. 417
12.15.1.b) I diodi. 420
12.15.1.c) Capacita'. 421
12.15.1.d) Resistori. 422
12.15.1.e) Suddivisione in isole. 423
12.15.1.f) Processo di fabbricazione. 423
12.15.2) Circuiti integrati unipolari. 425
12.15.2.a) Tecnologia di impianto ionico. 426
12.15.2.b) Processo di fabbricazione. 427
CAPITOLO XIII - LE FAMIGLIE LOGICHE
13.1) La famiglia RTL. 429
13.2) La famiglia DTL. 430
13.3) La famiglia HTL. 431
13.4) La famiglia TTL. 432
13.4.1) La sottofamiglia TTL standard. 432
13.4.2) Caratteristica di trasferimento. 436
13.4.3) Tensioni e correnti di ingresso e di uscita. 438
13.4.4) Altri elementi logici TTL. 442
13.4.5) La sottofamiglia low power TTL. 445
13.4.6) La sottofamiglia high speed TTL. 446
13.4.7) La sottofamiglia TTL Schottky. 447
13.4.8) La sottofamiglia low power Schottky TTL. 451
13.4.9) Conclusioni sulle sottofamiglie TTL. 452
13.5) Problemi di impiego degli elementi logici TTL. 454
13.5.1) Cause di rumore. 454
VII
13.5.2) Attitudine delle porte TTL a pilotare linee di trasmissione. 457
13.5.3) Disaccoppiamento dell'alimentazione e massa. 463
13.5.4) Ingressi e gate non usati. 465
13.5.5) Aumento del fan - out. 466
13.6) La famiglia ECL. 466
13.6.1) Caratteristica di ingresso. 468
13.6.2) Caratteristica di trasferimento e immunita' al rumore. 469
13.6.3) Attitudine al pilotaggio di linee. 469
13.6.4) Comportamento dinamico. 470
13.6.5) Sottofamiglie ECL. 470
13.6.6) Conclusioni sulla famiglia ECL. 472
13.7) I dispositivi MOS. 473
13.8) Logica MOS statica. 474
13.9) Logica MOS dinamica. 476
13.9.1) MOS dinamici a rapporto minimo. 479
13.9.2) MOS dinamici a quattro fasi. 481
13.10) La famiglia CMOS. 482
13.10.1) Caratteristica di trasferimento. 485
13.10.2) Comportamento al variare della tensione di alimentazione. 486
13.10.3) Immunita' al rumore. 488
13.10.4) Struttura delle porte logiche. 488
13.10.5) Considerazioni generali sull'uso della famiglia CMOS. 489
13.11) Interfacciamento delle famiglie logiche. 490
13.11.1) Interfaccia TTL - DTL. 490
13.11.2) Interfaccia TTL - ECL. 491
13.11.3) Interfacciamento della famiglia CMOS con altre logiche. 493
13.11.4) Pilotaggio di piccoli carichi. 493
13.11.5) Interconnessione con transitori. 495
13.11.6) Spostamento dei livelli di tensione. 498
13.11.7) Interfacce per il pilotaggio di linee. 498
13.11.8) Forme e modalita' operative dei circuiti di trasmissione dati. 500
13.11.9) Effetto delle linee nelle comunicazioni a lunga distanza. 505
13.11.10) Scelta dei trasmettitori e dei ricevitori di linea. 510
CAPITOLO XIV - LE MEMORIE E I MICROPROCESSORI
14.1) Introduzione. 512
14.2) Classificazione delle memorie. 512
14.3) Struttura base di una memoria. 515
14.4) Struttura delle celle delle memorie RAM. 518
14.4.1) Struttura di una cella RAM statica. 518
14.4.2) Struttura di una cella RAM dinamica. 523
14.4.3) Struttura di una memoria RAM dinamica. 524
14.5) Esempio di utilizzazione di memorie ROM. 528
VIII
(Ingegneria elettronica)
Dati statistici basati sul giudizio di 0 utenti che hanno usufruito del materiale.
Completezza
Chiarezza
Ordine
Utilità
min max
min max
min max
min max
Per poter rilasciare un commento devi effettuare il Login > ACCEDI
Non hai ancora creato il tuo account? > FALLO ORA!